Dual-Core-Athlon 64 meldet Hyper-Threading
AMD scheint im Rahmen des diesjährigen Linux Kernel Summit, welches vom vom 19. bis zum 20. Juli in Ottawa, Kanada, abgehalten wurde, einige Details zu seinen im kommenden Jahr anstehenden Dual Core Athlon 64-Prozessoren bekannt gegeben zu haben.
Wie man in einem offiziellen Dokument verkündet, sollen AMDs Dual-Core-Produkte in der Mitte des kommenden Jahres erscheinen. Sie werden wie erwartet mit 90 nm feinen Strukturen ausgestattet sein, sollen Gerüchten zufolge eine Verlustleistung von 95 Watt besitzen und tatsachlich mit 13 der 15 Intel SSE3-Befehlen daher kommen. Die zwei fehlenden Befehle dienen Intels Hyper-Threading und werden bei AMD dementsprechend nicht benötigt. Jeder Prozessor-Kern wird seinen eigenen 512 kB oder 1 MB großen L2-Cache erhalten; beide teilen sich eine integrierte Northbridge. Demzufolge sollen sie höchst offiziell von bestehenden Plattformen unterstützt werden. Welche Plattform nun „aktuell” ist, bleibt jedoch noch eine Frage. Vermutlich sind damit jedoch der Sockel 940 und Sockel 939 für die Zukunft gesichert.
Soweit also eher wenig Neues an der Dual-Core-Front. In dem Dokument geht AMD jedoch auch darauf ein, wie Software einen Dual-Core-Athlon 64 erkennen kann. Hier hat sich AMD verschiedene Möglichkeiten überlegt, den Prozessor an bestehende Programme anzupassen: Um kompatibel zu sein, wird die CPUID des Prozessors (genau genommen CPUID.HTT) diesen als Hyper-Threading-fähig ausgeben, so dass man auf einen Schlag von allen Programmen profitiert, bei denen Intel in den vergangenen Jahren mit entsprechendem finanziellen Aufwand den Entwicklern beim Einpflegen der dafür nötigen (Threaded-)Programmteile mit Rat und Tat zur Seite stand. Ein aus Sicht des Unternehmens absolut sinnvoller und vor allem wirtschaftlicher Schritt. Außerdem wird beim kommenden Prozessor die CPUID um ein HTTVALID-Bit erweitert, welches auf einem Dual-Core-Athlon 64 den Wert Null haben wird und so Entwicklern die Möglichkeit gibt, zu erkennen, ob der vorliegende Prozessor tatsächlich Hyper-Threading unterstützt oder nicht.
Weitere Details finden sich in der Kernel Summit Präsentation. Auf dem Kernel Summit 2004 wurde unter anderem beschlossen, auf ein neues Entwicklungsmodell mit dem „mm-Tree” zu setzen.
Kernel summit pres.: http://www.amd.com/us-en/assets/c…ummit_08_RB.pdf
Beschluss:http://www.computerbase.de/news/software/…icklungsmodell/
Pics: http://pics.computerbase.de/news/8531/1.png
Intels Dual-Core: Ausblick in die Zukunft
Auf dem kommenden Intel Developer Forum, welches am 7. September beginnt, möchte Intel erstmals genauere Details zu den Dual-Core-Prozessoren der Zukunft preisgeben. In erster Linie sollen dabei der Smithfield- (Desktop) und Jonah-Core (Notebook) im Rampenlicht stehen.
Für 2006 ist den Gerüchten zufolge eine neue Plattform mit dem Codenamen „Napa” in Aussicht, wobei sich der Name nicht nur auf den Prozessor, sondern auf die komplette Plattform á la Centrino bezieht. Napa soll die Nachfolge der Sonoma-Plattform darstellen, welche erst kürzlich auf Anfang 2005 verschoben wurde. Sonoma unterstützt mit dem neuen „Alviso”-Chipsatz die neuen Technologien PCI Express und DDR-2 sowie den auf 533 MHz beschleunigten Frontside-Bus der kommenden Pentium M-Prozessoren.
Bei dem Nachfolger des aktuellen „Dothan”-Prozessorkerns "Jonah" soll es sich allem Anschein nach schon um eine Dual-Core-Lösung aus zwei Dothan-Kernen für den Notebook-Bereich handeln. Dies würde auch die Anfang des Jahres aufgetauchten Angaben zur Verlustleistung von 45 Watt erklären. Unter Umständen handelt es sich hierbei jedoch nur um eine leicht geschummelte Variante, denn möglicherweise müssen sich die beiden Recheneinheiten einen gemeinsamen L2-Cache teilen. Die Entwicklung einer Dual-Core-CPU mit einem gemeinsamen Cache ist im Vergleich zu der von AMD gewählten Lösung als komplizierter einzustufen, dankt dies jedoch durch einen geringeren Verwaltungsaufwand und arbeitet darüber hinaus effektiver.
Ein weiterer Teil der Napa-Plattform wird der „Callistoga”-Chipsatz sein, welcher zu den Features von Alviso noch Serial-ATA II beherrschen soll, welches die Übertragungsgeschwindigkeit auf 300 MB/s steigern wird. Zusammen mit dem neuen WLAN-Chip „Gaston”, der neben der seit kurzem unterstützten Tri-Mode-Funktion auch den kommenden Wireless-Standard WiMax unter einen Hut bringen soll.
Auf dem Desktop-Bereich halten sich die Informationen zum Smithfield-Kern noch eher spärlich. Intel bietet in der Hinsicht viel Raum für Spekulationen, weshalb mehrere Szenarien möglich erscheinen. Die erste Variante wäre eine Lösung auf der momentan bestehenden NetBurst-Architekur des Pentium 4, z.B. in Form zweier in 65 nm-Technologie-gefertigten Prescott-Kerne. Alternativ ist auch ein Prozessor - wie beim Jonah - auf Basis zweier Dothan-Kerne mit jeweils einem MB eigenem L2-Cache denkbar. Eine logische Fortführung dieses Szenarios wäre eine Extreme-Edition mit jeweils 2 MB L2-Cache. Da es sich bei den Pentium M-Prozessoren um das „quad pumped” Bus-Interface der NetBurst-Architektur handelt, ist sogar eine 800 oder gar 1066 MHz schnelle Anbindung an die Northbridge zum jetzigen Zeitpunkt nicht ganz auszuschließen. Einziger Haken an der Sache ist die Unbekannte, ob Intel die Fertigung der Pentium M-Kerne durch die deutlich höhere Stückzahl in der Qualität halten kann, wie es momentan der Fall ist.
Weit hinaus in das Jahr 2007 geblickt, findet sich ein Prozessor mit dem Codenamen „Merom” wieder, der ein Dual-Core-Gespann aus zwei Dothan-Prozessoren bilden soll, welche jeweils zusätzlich um die bekannte Hyper-Threading-Funktion erweitert wurden. Im Klartext bedeutet dies insgesamt 2x2 logische Prozessoren, welches sich somit die anfallende Arbeit zu viert teilen könnten.